文章 2023-02-22 来自:开发者社区

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十五章:认识RISCV

1多选(3分)‏指令集是CPU中用来计算和控制计算机系统的一套指令的集合,例如:得分/总分A.AlphaB.RISC-VC.LoongArchD.MIPS正确答案:A、B、C、D2多选(3分)‏RISC(Reduced Instruction Set Computing,精简指令集)通过减少指令种类、规范指令格式和简化寻址方式,保持指令集的小而简单,使它更容易建立快速的硬件,复杂的操作由软件组合....

文章 2023-02-22 来自:开发者社区

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十二章:存储器

1单选(2分)常数可以用简单的十进制数格式书写,也可以按基数格式书写[size] ’ base valuesize是位宽,base是基数,value是基于base的值的数字序列:o或O表示八进制b或B表示二进制d或D表示十进制h或H表示十六进制下面不正确的描述是( )得分/总分A.7’HxB.4’D9C.4’hzD.5’O28正确答案:D2单选(2分)‌存储器可以由reg变量组成的数组描述,例如....

文章 2023-02-22 来自:开发者社区

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十一章:数据通路

1多选(3分)多周期数据通路实验电路结构包括:得分/总分A.标志寄存器PSW,用来保存运算结果产生的标志位SF,ZF,OF,CFB.数据寄存器RF,用来保存提供给ALU的运算操作数XC.数据寄存器RX,用来保存ALU的运算结果FD.数据开关DATA,给该实验电路提供操作数正确答案:A、D你选对了2多选(3分)多周期数据通路执行下面的操作后,寄存器__________的值是__________。D....

文章 2023-02-22 来自:开发者社区

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第十章:算术逻辑单元

1多选(3分)参考设计中的ALU可以实现哪些运算?得分/总分A.减法 F=X-YB.或 F=X|YC.加法 F=X+YD.异或F=X^Y正确答案:A、B、C、D2多选(3分)异或门常用于取反电路,选出正确的描述。得分/总分A.任意二进制位x,与1异或,结果是它相反数。B.任意二进制位x,与0异或,结果是它的相反数。C.任意二进制位x,与0异或,结果是它本身。D.任意二进制位x,与1异或,结果是它....

文章 2023-02-22 来自:开发者社区

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第五章:触发器和寄存器

1多选(3分)选出正确的锁存器描述得分/总分A.module Latch ( input D,E, output reg Q); always@(E or D) if(E==1) Q=D; else Q=0; endmoduleB.module Latch ( input D,E, output reg Q); always@(E or D) if(E==1) Q=D; endmoduleC.m....

文章 2023-02-22 来自:开发者社区

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第三章:三态门和多路器

1判断(2分)数字逻辑电路有两大种类型,组合逻辑电路和时序逻辑电路,组合逻辑电路“没有记忆”,输出由输入决定,时序逻辑电路“有记忆”,输出由当前输入和以前的状态有关。A.√B.×正确答案:A2判断(2分)assign引导的持续赋值语句,可以描述组合逻辑电路和时序逻辑电路得分/总分A.√B.×正确答案:B解析:assign只能描述组合逻辑电路3判断(2分)硬件描述语句多条语句之间没有顺序,是由CP....

文章 2023-02-22 来自:开发者社区

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第二章:FPGA验证流程与远程实验平台

1单选(2分)远程实验平台推荐使用的浏览器为得分/总分A.谷歌浏览器B.微软IE浏览器C.火狐浏览器D.其他浏览器正确答案:A2单选(2分)登录远程实验平台的用户名是得分/总分A.QQ号B.身份证号C.手机号D.学号正确答案:D3单选(2分)登录远程实验平台的初始密码是得分/总分A.12345678B.学号C.手机号D.123456正确答案:A4单选(2分)开关S1控制的数码管段的编号是得分/总....

本页面内关键词为智能算法引擎基于机器学习所生成,如有任何问题,可在页面下方点击"联系我们"与我们沟通。